UCIe PHY互连数字架构工程师

【岗位职责】 1. 职位目标 下一代 Chiplet（芯粒）高速UCIe 协议互连技术方案数字实现。 2. 核心职责 • 技术研发：设计与开发符合 UCIe 1.1/2.0 规范 的物理层（PHY）方案。 • 建模与仿真：负责高速链路（Link Layer）的信号完整性（SI）和电源完整性（PI）仿真。 • 协议实现：优化 UCIe Streaming 协议在传输环境下的映射，确保数据在链路上的低延迟与高可靠性。 • 流片支持：参与 SoC 的前端设计、验证及后期实验室回片调试（Bring-up）。 【任职要求】 1.教育背景：微电子、电子工程、通信工程或计算机科学等相关专业。 2.技术要求 (Must-have) • 协议基础：深入理解 UCIe、PCIe Gen6/7 或 CXL 协议规范。 • 硬件经验：具备高速 SerDes 或高速接口（PHY）的设计与验证经验。 • 工具链：熟…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 404 个上海生产制造岗位，其中 32 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 6.5K ~ 15K（25~75 分位），中位约 10K，最低 4K、最高 30K。