DDR数字设计工程师- DDR Digital Design Engineer(J19592)

1. 模块级架构设计：针对前沿工艺和规格，主导高速存储接口PHY IP的模块级规格制定与架构实现，确保设计符合性能与功耗目标；2. Chiplet接口开发：推动Chiplet接口模块的规格制定与架构实现，拉通跨模块协同，确保接口兼容性与数据完整性；3. 高速内存接口实现：参与高速内存接口的高层次产品规范与微架构定义，主导RTL编码、LINT检查及健全性测试，确保代码质量与功能正确；4. 硬件验证与调试：支持硬件FPGA设计及bring-up，协同验证团队进行实验室调试，推动问题闭环；5. 系统性能优化：与软件团队和/或客户合作，识别并解决系统级问题，主导调试与系统性能调优，达成设计指标。 【任职要求】 1. 教育背景与专业知识：通信、电子工程或计算机工程专业硕士及以上学历，具备扎实的数字电路设计基础； 2. 专业技能与资格：能使用Verilog HDL完成复杂逻辑设计，能使用综合和时序…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 2674 个上海技术研发岗位，其中 300 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 15K ~ 25K（25~75 分位），中位约 20K，最低 4K、最高 100K。