SOC架构设计工程师-SOC Architecture Design Engineer(J20218)

1. RTL质量与低功耗检查：主导SOC顶层模块的RTL质量检查及低功耗检查（UPF/CPF），规划时钟、复位、MTCMOS架构，并完成芯片分区与层次设计； 2. 顶层设计与时序收敛：主导SOC顶层综合、DFT/DFX（scan insert/mbist insert）及APTG流程，制定SDC约束，执行静态时序分析与功耗分析（PTPX），解决时序风险并推动收敛； 3. 物理设计协同：与物理设计团队紧密协作，对齐顶层布局、电源规划、时钟树（CTS）和封装要求，识别并解决时序收敛及物理违例问题； 4. 技术文档编写：撰写详细的设计规格、集成指南和验证计划等文档，确保技术信息的准确传递与可追溯性； 5. 设计流程与自动化优化：主导或参与设计流程、自动化脚本及方法学改进，评估工艺库，协同团队推动设计流程与工艺的持续优化。 【任职要求】 1. 教育背景与专业知识：硕士及以上学历，微电子、电子工程…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 22528 个上海岗位（全城各职能合计），其中 2290 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 8.4K ~ 20K（25~75 分位），中位约 12K，最低 0.8K、最高 120K。