数字IC设计工程师（中端DFT）(J10248)

中端DFT工程师 主要职责 1. RTL 输入处理与逻辑综合  使用 EDA 工具（如 Synopsys Design Compiler、Cadence Genus）进行逻辑综合，将 RTL 转换为门级网表，同时优化面积、时序（Setup/Hold）及功耗（动态 / 静态）。  使用physical aware/MMMC等先进综合流程不断提升芯片PPA。 2. 时序与设计约束管理  制定并维护设计约束（SDC 文件），包括时钟定义（频率、偏差）、输入输出延迟、多模式多角落（MMMC）分析场景；  分析时序违反（如建立时间 / 保持时间违规），通过逻辑重构、时钟树优化、单元替换（Cell Swapping）等方法完成时序收敛。 3. 测试架构设计与实现  根据芯片规格（如逻辑、存储、接口模块需求），设计 DFT 策略（包括扫描链（Scan Chain）、内存内建自测试（MBI…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 2674 个上海技术研发岗位，其中 300 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 15K ~ 25K（25~75 分位），中位约 20K，最低 4K、最高 100K。