岗位描述(节选)
1. 基于验证计划用SV/UVM 开发验证平台和测试用例。
2. 负责RTL/门级的设计仿真,回归用例和调试。
3. 分析代码、功能覆盖率来减少覆盖率缺口。
4. 给新的验证方法和流程提供思路和想法。
【任职要求】
1. 电气/电子/计算机工程专业硕士及以上学历, 3年以上经验。
2. 熟练使用HDL语言(Verilog, SystemVerilog),对SystemVerilog结构和UVM有扎实的理解。
3. 熟悉脚本语言,如Python、Perl或C/ C++。
4. 清晰地理解验证技术的发展现状,包括断言和指标驱动的验证。
5. 有图像处理器(ISP)/RISCV验证经验者优先。
6. 良好的沟通能力、团队合作精神和接受新挑战的积极性。
本站当前在招 22528 个上海岗位(全城各职能合计),其中 2290 个公开标注了薪资。按这些标注统计:月薪(税前)主流区间 8.4K ~ 20K(25~75 分位),中位约 12K,最低 0.8K、最高 120K。
在招岗位较多的企业:字节跳动 2648 个米哈游 643 个智元机器人 543 个蔚来 492 个得物 447 个
统计口径:求职者营地实时在招岗位的公开薪资标注,未标注者不计入;区间为 25~75 分位,非薪酬承诺。