岗位描述(节选)
1.根据需要,承担芯片内部的功能模块开发和仿真工作;
2.根据需要,承担子系统级、芯片级系统集成工作;
3.根据需要,承担时钟方案、管脚方案方案设计和代码编写工作;
4.根据需要,承担低功耗方案设计/代码编写/cpf编写等相关工作;
5.根据需要,承担模块/系统的FPGA原型验证;
6.根据需要,负责nLint/CDC等规则检查;
7.根据需要,承担IP技术评估、IP集成和仿真、IP应用支持的工作;
8.根据需要,承担脚本开发、更新和维护的工作;
9.根据需要,承担block/top RTL版本交付的工作;
【任职要求】
1.熟悉verilog硬件描述语言,有verilog编程经验,有数字模块设计或者系统集成相关经验;
2.熟悉SOC前端数字设计流程,熟悉并熟练使用相关的开发工具,如VCS/NC/verdi/nLint/DC/spyglass等等;
3.熟悉常用的总线,例如AMBA总线、……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。
本站当前在招 10367 个深圳岗位(全城各职能合计),其中 1708 个公开标注了薪资。按这些标注统计:月薪(税前)主流区间 12K ~ 21K(25~75 分位),中位约 16K,最低 1K、最高 100K。
在招岗位较多的企业:字节跳动 847 个安克创新科技股份有限公司 600 个顺丰 583 个华大基因 472 个华大智造 357 个
统计口径:求职者营地实时在招岗位的公开薪资标注,未标注者不计入;区间为 25~75 分位,非薪酬承诺。