FPGA逻辑工程师（示波器）(J15673)

1. 负责示波器高速数据采集系统的FPGA逻辑开发，包括： - JESD204B/C接口实现（与ADC通信） - 实时触发逻辑、数据预处理（降采样、滤波） - 高速缓存管理（DDR3/4控制器优化） 2. 设计低延迟数据处理流水线，支持实时波形分析（如FFT、协议解码） 3. 配合硬件团队解决时序收敛、跨时钟域（CDC）问题 4. 参与示波器校准算法的FPGA实现 【任职要求】 - 电子/通信/计算机相关专业，本科5年或硕士3年以上FPGA开发经验 。 - 精通Verilog/VHDL，熟练使用Xilinx 7系列、Ultrascale系列FPGA。 - 有高速串行接口开发经验（JESD204B、PCIe、10G Ethernet等） 。 - 熟悉逻辑分析工具（ChipScope/SignalTap），能独立完成时序优化。 - 掌握数字信号处理…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 3063 个成都岗位（全城各职能合计），其中 532 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 8K ~ 15K（25~75 分位），中位约 12K，最低 2.3K、最高 70K。

本岗位标注月薪 15K ~ 25K，高于该范围约 81% 的在招岗位。