ASIC设计工程师（DFT IP开发与集成方向）(J11745)

RTL 设计与验证 1. RTL 开发：使用Verilog/SystemVerilog 开发可综合的RTL 代码，针对模拟及混合信号的故障检测，设计定制化的片上测试、监控与诊断IP。 2. 数字逻辑设计：设计并验证数字逻辑模块，包括测试控制器、时序控制逻辑、传感器/接口控制逻辑、测量与监控逻辑、数据捕获与比对逻辑，以及故障检测与报告逻辑。 3. 总线接口构建：构建结构清晰的寄存器及总线连接接口（如基于APB、AHB 或AXI-lite 的控制与状态路径），以支持固件交互与子系统集成。 4. 验证环境搭建：开发测试平台（Testbench）、断言（Assertions）、检查器（Checkers）及模块/子系统级验证环境，验证控制器行为、检测逻辑、配置编程、故障响应及状态报告。 5. 功能验证执行：规划并执行功能验证，覆盖常规、极限（Corner）、异常（Negative）及故障注入（Fau…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 2674 个上海技术研发岗位，其中 300 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 15K ~ 25K（25~75 分位），中位约 20K，最低 4K、最高 100K。