Digital RTL Lead

【岗位职责】 负责数字RTL设计整体方案、微架构定义及RTL实现，主导SOC系统架构，RISC-V/ARM DSP核心、AXI总线等架构设计 【任职要求】 • 硕士及以上学历，微电子、集成电路等相关专业 • 8年以上数字IC设计经验，3年以上团队管理经验 • 精通RISC-V或ARM架构，有CPU/DSP设计经验 • 精通AXI/AHB/APB总线协议，具备SoC架构设计能力 • 熟练使用Verilog/SystemVerilog，熟悉DC/PT等EDA工具 • 有蓝牙SoC芯片设计经验者优先

本站当前在招 351 个深圳生产制造岗位，其中 30 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 7K ~ 12K（25~75 分位），中位约 7K，最低 1.5K、最高 45K。